Reduced Instruction Set Computing ( RISC ) ​​è un concetto di design della CPU che cerca guadagni in potenza come un trade-off per le istruzioni semplificate . Questa filosofia si oppone direttamente al Complex Instruction Set Computing ( CISC ) ​​, che è alla base dei processori x86 di stile della grande maggioranza dei PC di casa e portatili . Performance- Oriented

La costruzione del processore RISC è tale che le prestazioni sono la priorità , piuttosto che potenza pura . Quando sono stati sviluppati RISC e CISC , il collo di bottiglia di microprocessori era il potere , il che significa che CISC vinto fuori e patatine efficienti, orientati al rendimento sono stati utilizzati sempre meno. RISC è tornato in auge quando il bisogno è aumentato per i chip che fanno uso efficiente di energia della batteria portatile .
Meno versatili

Poiché il set di istruzioni è così semplice, che è , un'istruzione per ciclo , processori RISC tendono ad essere meglio utilizzata per le operazioni logiche semplici e ripetitivi. Processori CISC sono veramente "general purpose ", nel senso che essi possono gasdotto più istruzioni in una sola volta , senza una preferenza per le applicazioni più semplici o più complesse . Processori RISC devono essere programmate in modo molto particolare di moda .
Semplice

L'orientamento prestazioni dell'architettura RISC è dovuto al suo set di istruzioni semplice ed efficiente . Questa semplicità significa che i processori RISC sono più facili da design e poco costosi da produrre , che li rende ideali per macchine di calcolo appositamente costruite ed economico che eseguono istruzioni ripetitive .
Long Instruction Strings
< p> processori RISC possono essere adattati per eseguire stringhe di istruzioni CISC in stile , ma sono incredibilmente inefficienti a farlo. Dal momento che un processore RISC in grado di gestire solo una stringa di istruzione alla volta , il codice deve essere più compartimenti stagni e , quindi , più complicato .